EducationBot: Новая страница: «{{Русская Википедия/Панель перехода}} {{к улучшению|2022-11-15}} '''7 nm''' (''рус.'' 7 нм) — маркетинговое название технологии для производства микросхем{{Cite web|lang=en-US|url=https://www...»

2023-07-11T23:14:40Z

Новая страница: «{{Русская Википедия/Панель перехода}} <noinclude>{{к улучшению|2022-11-15}} </noinclude>'''7 nm''' (''рус.'' 7 нм) — маркетинговое название технологии для производства микросхем<ref name=":0">{{Cite web|lang=en-US|url=https://www...»

Новая страница

{{Русская Википедия/Панель перехода}}
<noinclude>{{к улучшению|2022-11-15}}
</noinclude>'''7 nm''' (''рус.'' 7 нм) — маркетинговое название [[Технологический процесс в электронной промышленности|технологии для производства]] [[Микросхема|микросхем]]<ref name=":0">{{Cite web|lang=en-US|url=https://www.eejournal.com/article/no-more-nanometers/|title=No More Nanometers|website=EEJournal|date=2020-07-23|access-date=2022-11-15|archive-date=2022-10-06|archive-url=https://web.archive.org/web/20221006192853/https://www.eejournal.com/article/no-more-nanometers/|deadlink=no}}</ref>. Основывается на технологии [[FinFET]] (fin field-effect transistor), разновидности технологии MOSFET с несколькими затворами. В [[Международный план по развитию полупроводниковой технологии|Международном плане по развитию полупроводниковой технологии]] 7-нам-технологический процесс упомянут как технология [[MOSFET]], следующая за 10-нанометровым процессом.

Микросхемы памяти SRAM на основе 7-нм технологического процесса (емкость 256 Мбит) были выпущены в июне 2016 г. фабрикой Taiwan Semiconductor Manufacturing Company ([[TSMC]]) под названием N7<ref name=":1">{{Cite web|lang=английский|url=https://www.tsmc.com/english/dedicatedFoundry/technology/7nm.htm|title=7nm Technology|author=tsmc|website=tsmc.com|access-date=2022-11-15|archive-date=2019-06-09|archive-url=https://web.archive.org/web/20190609143522/https://www.tsmc.com/english/dedicatedFoundry/technology/7nm.htm|deadlink=no}}</ref>, второй стала [[Samsung Electronics|Samsung]] с технологическим процессом 7LPP в 2018 году.<ref>{{Cite web|lang=en|url=https://www.digitimes.com/news/a20180622PD204.html|title=TSMC ramping up 7nm chip production|website=DIGITIMES|access-date=2022-11-15|archive-date=2023-01-27|archive-url=https://web.archive.org/web/20230127012453/https://www.digitimes.com/news/a20180622PD204.html|deadlink=no}}</ref> Первым 7-нм-мобильный процессор, предназначенный для массового использования на рынке, стал [[Apple A12 Bionic]], он был объявлен на мероприятии [[Apple]] в сентябре 2018 года.<ref>{{Cite web|lang=en|url=https://www.cnet.com/tech/mobile/iphone-xs-a12-bionic-chip-is-industry-first-7nm-cpu/|title=Apple's A12 Bionic CPU for the new iPhone XS is ahead of the industry moving to 7nm chip manufacturing tech|author=Stephen Shankland|website=CNET|access-date=2022-11-15|archive-date=2022-10-24|archive-url=https://web.archive.org/web/20221024141339/http://www.cnet.com/tech/mobile/iphone-xs-a12-bionic-chip-is-industry-first-7nm-cpu/|deadlink=no}}</ref> Хотя [[Huawei]] анонсировала свой собственный 7-нм процессор Kirin 980 еще до Apple, 31 августа 2018 года, A12 раньше поступил в продажу. Оба чипа производятся компанией TSMC.<ref>{{Cite web|lang=en-US|url=https://www.engadget.com/2018-09-12-apple-a12-bionic-7-nanometer-chip.html|title=Apple's A12 Bionic is the first 7-nanometer smartphone chip|website=Engadget|access-date=2022-11-15|archive-date=2022-12-05|archive-url=https://web.archive.org/web/20221205132613/https://www.engadget.com/2018-09-12-apple-a12-bionic-7-nanometer-chip.html|deadlink=no}}</ref>

[[AMD]] выпустила свои процессоры «[[EPYC#Второе поколение (Rome)|Rome]]» ([[EPYC]] 2) для серверов и [[Центр обработки данных|центров обработки данных]] на техпроцессе TSMC N7<ref>{{Cite web|url=https://www.anandtech.com/show/13122/amd-rome-epyc-cpus-to-be-fabbed-by-tsmc|title=AMD “Rome” EPYC CPUs to Be Fabbed By TSMC|author=Ryan Smith|website=www.anandtech.com|access-date=2022-11-15|archive-date=2019-09-10|archive-url=https://web.archive.org/web/20190910132732/https://www.anandtech.com/show/13122/amd-rome-epyc-cpus-to-be-fabbed-by-tsmc|deadlink=no}}</ref>, они содержат до 64 ядер, а также потребительские настольные процессоры «Matisse» с 16 ядрами и 32 потоками (вычислительные кристаллы выполнены на 7 нм, кристалл ввода-вывода на более крупном процессе). Серия [[Radeon RX Navi|Radeon RX 5000]] также основана на технологическом процессе TSMC N7.

Появившись в 2009 году, термин «7 нм» стал коммерческим названием в маркетинговых целях<ref name=":0" />, которое указывает на новые поколения технологических процессов без какого-либо отношения к реальным размерам транзисторов, шагу проводников или расстояниями между ними.<ref>{{Cite web|lang=en|url=https://www.design-reuse.com/articles/43316/a-brief-history-of-process-node-evolution.html|title=A Brief History of Process Node Evolution|website=Design And Reuse|access-date=2022-11-15|archive-date=2019-07-09|archive-url=https://web.archive.org/web/20190709064439/https://www.design-reuse.com/articles/43316/a-brief-history-of-process-node-evolution.html|deadlink=no}}</ref><ref>{{Cite web|url=https://www.extremetech.com/computing/184946-14nm-7nm-5nm-how-low-can-cmos-go-it-depends-if-you-ask-the-engineers-or-the-economists|title=14nm, 7nm, 5nm: How low can CMOS go? It depends if you ask the engineers or the economists... - ExtremeTech|website=www.extremetech.com|access-date=2022-11-15|archive-date=2019-07-09|archive-url=https://web.archive.org/web/20190709064438/https://www.extremetech.com/computing/184946-14nm-7nm-5nm-how-low-can-cmos-go-it-depends-if-you-ask-the-engineers-or-the-economists|deadlink=no}}</ref><ref>{{Cite web|lang=en-US|url=https://wccftech.com/intel-losing-process-lead-analysis-7nm-2022/|title=Exclusive: Is Intel Really Starting To Lose Its Process Lead? 7nm Node Slated For Release in 2022|author=Usman Pirzada, Usman Pirzada|website=Wccftech|date=2016-09-10|access-date=2022-11-15|archive-date=2019-07-09|archive-url=https://web.archive.org/web/20190709064438/https://wccftech.com/intel-losing-process-lead-analysis-7nm-2022/|deadlink=no}}</ref> Для сравнения, 10-нм процессы TSMC и Samsung (10 LPE) находятся где-то между 14-нм и 10-нм процессами [[Intel]] по плотности транзисторов.

=== Иммерсионная литография в сравнении с EUV ===
{| class="wikitable"
|+
!Процесс
!Иммерсионный (≥ 275 пластин/ч)<ref>{{Cite web|lang=en|url=https://www.asml.com/en/products|title=ASML products & services {{!}} Supplying the semiconductor industry|website=www.asml.com|access-date=2022-11-15|archive-date=2022-12-01|archive-url=https://web.archive.org/web/20221201133439/https://www.asml.com/en/products|deadlink=no}}</ref>
!EUV (1500 пластин в день)<ref name=":2">{{Cite web|url=https://www.eetimes.com/samsung-ramps-7nm-euv-chips/|title=Samsung Ramps 7nm EUV Chips|author=Rick Merritt|website=EE Times|date=2018-10-17|access-date=2022-11-15|archive-date=2023-04-05|archive-url=https://web.archive.org/web/20230405081228/https://www.eetimes.com/samsung-ramps-7nm-euv-chips/|deadlink=no}}</ref>
|-
|'''Слой с однократным паттернингом:'''
'''1 день на изготовление'''
|6000 пластин в день
|1500 пластин в день
|-
|'''Слой с дабл-паттернингом:'''
'''2 дня на изготовление'''
|6000 пластин/2 дня
|3000 пластин/2 дня
|-
|'''Слой с трипл-паттернингом:'''
'''3 дня на изготовление'''
|6000 пластин/3 дня
|4500 пластин/3 дня
|-
|'''Слой с квад-паттернингом:'''
'''4 дня на изготовление'''
|6000 пластин/4 дня
|6000 пластин/4 дня
|}
Из-за того, что в настоящее время инструменты иммерсионной литографии работают быстрее, мультипаттернинг по-прежнему используется для большинства слоев. На слоях, требующих четырехкратного нанесения рисунка, производительность иммерсионной технологии сопоставима с EUV. Итого, иммерсионная технология часто производительнее даже при многократном нанесении рисунка.

=== 7-нм технологические узлы и технологические предложения ===
Названия технологических узлов четырёх разных производителей (TSMC, Samsung, SMIC, Intel) частично продиктованы маркетингом и напрямую не связаны с каким-либо измеримым расстоянием на чипе: например, 7-нм узел TSMC похож по некоторым ключевым параметрам на запланированный Intel 10-нм узел (первоначальный вариант). Затем Intel улучшила техпроцес и переименовала самый совершенный из них, называемый ранее «10-нм усовершенствованный SuperFin», в «Intel 7» по маркетинговым соображениям.<ref>{{Cite web|url=https://hothardware.com/news/intel-details-advanced-10nm-node|title=Intel Details Cannonlake's Advanced 10nm FinFET Node, Claims Full Generation Lead Over Rivals {{!}} HotHardware|website=web.archive.org|date=2018-06-12|access-date=2022-11-15|archive-date=2018-06-12|archive-url=https://web.archive.org/web/20180612163405/https://hothardware.com/news/intel-details-advanced-10nm-node|deadlink=unfit}}</ref>

Поскольку использование EUV для процесса 7 нм все ещё очень ограниченно, мультипаттернинг по-прежнему сильно сказывается на стоимости и производительности; а EUV дополнительно усложняет процесс. Разрешение для большинства критических слоев по-прежнему достигается множественным нанесением рисунка. Например, для 7-нм Samsung, даже с одинарными слоями EUV с шагом 36 нм, слои с шагом 44 нм все равно требуют применения квад-паттернинга.<ref name=":3">{{Статья|автор=J. Kim et al., Proc.|заглавие=SPIE 10962, 1096204 (2019).|год=2019|язык=en|издание=SPIE}}</ref>

== 7-нм-технологические процессы на рынке ==
{| class="wikitable"
|+
!
! colspan="2" |Samsung
! colspan="4" |TSMC
!Intel
! colspan="3" |SMIC
|-
|'''Название процесса'''
|'''7LPP'''<ref name=":4">{{Cite web|lang=en-US|url=https://fuse.wikichip.org/news/1479/vlsi-2018-samsungs-2nd-gen-7nm-euv-goes-hvm/|title=VLSI 2018: Samsung's 2nd Gen 7nm, EUV Goes HVM|website=WikiChip Fuse|date=2018-08-04|access-date=2022-11-15|archive-date=2022-12-04|archive-url=https://web.archive.org/web/20221204230308/https://fuse.wikichip.org/news/1479/vlsi-2018-samsungs-2nd-gen-7nm-euv-goes-hvm/|deadlink=no}}</ref><ref>{{Cite web|lang=en|url=https://news.samsung.com/global/samsung-electronics-starts-production-of-euv-based-7nm-lpp-process|title=Samsung Electronics Starts Production of EUV-based 7nm LPP Process|website=news.samsung.com|access-date=2022-11-15|archive-date=2022-10-01|archive-url=https://web.archive.org/web/20221001135836/https://news.samsung.com/global/samsung-electronics-starts-production-of-euv-based-7nm-lpp-process|deadlink=no}}</ref>
|'''6LPP'''<ref>{{Cite web|url=https://www.anandtech.com/show/15538/samsung-starts-mass-production-at-v1-a-dedicated-euv-fab-for-7nm-6nm-5nm-4nm-3nm-nodes|title=Samsung Starts Mass Production at V1: A Dedicated EUV Fab for 7nm, 6nm, 5nm, 4nm, 3nm Nodes|author=Anton Shilov|website=www.anandtech.com|access-date=2022-11-15|archive-date=2022-11-30|archive-url=https://web.archive.org/web/20221130203652/http://www4.anandtech.com/show/15538/samsung-starts-mass-production-at-v1-a-dedicated-euv-fab-for-7nm-6nm-5nm-4nm-3nm-nodes|deadlink=no}}</ref>
|'''N7'''<ref>{{Cite news|title=|website=IEDM 2016|date=2016}}</ref>
|'''N7P'''<ref>{{Cite web|lang=en-US|url=https://fuse.wikichip.org/news/2567/tsmc-talks-7nm-5nm-yield-and-next-gen-5g-and-hpc-packaging/|title=TSMC Talks 7nm, 5nm, Yield, And Next-Gen 5G And HPC Packaging|author=David Schor|website=WikiChip Fuse|date=2019-07-28|access-date=2022-11-15|archive-date=2022-12-12|archive-url=https://web.archive.org/web/20221212194638/https://fuse.wikichip.org/news/2567/tsmc-talks-7nm-5nm-yield-and-next-gen-5g-and-hpc-packaging/|deadlink=no}}</ref>
|'''N7+'''<ref>{{Cite web|url=https://www.eetimes.com/tsmc-goes-photon-to-cloud/|title=TSMC Goes Photon to Cloud|author=Rick Merritt|website=EE Times|date=2018-10-04|access-date=2022-11-15|archive-date=2023-04-05|archive-url=https://web.archive.org/web/20230405081227/https://www.eetimes.com/tsmc-goes-photon-to-cloud/|deadlink=no}}</ref>
|'''N6'''
|'''Intel 7'''<ref name=":5">{{Cite web|url=https://www.anandtech.com/show/16823/intel-accelerated-offensive-process-roadmap-updates-to-10nm-7nm-4nm-3nm-20a-18a-packaging-foundry-emib-foveros|title=Intel's Process Roadmap to 2025: with 4nm, 3nm, 20A and 18A?!|author=Dr Ian Cutress|website=www.anandtech.com|access-date=2022-11-15|archive-date=2021-11-03|archive-url=https://web.archive.org/web/20211103110548/https://www.anandtech.com/show/16823/intel-accelerated-offensive-process-roadmap-updates-to-10nm-7nm-4nm-3nm-20a-18a-packaging-foundry-emib-foveros|deadlink=no}}</ref>
|'''N+1 (>7 nm)'''
|'''N+2 (>7 nm)'''
|'''7 nm EUV'''
|-
|'''Плотность транзисторов (MTр/мм2)'''
|95,08–100,59<ref>{{Cite web|lang=en-US|url=https://semiwiki.com/semiconductor-manufacturers/intel/285192-can-tsmc-maintain-their-process-technology-lead/|title=Can TSMC Maintain Their Process Technology Lead|author=Scotten Jones|website=Semiwiki|access-date=2022-11-15|archive-date=2022-05-13|archive-url=https://web.archive.org/web/20220513103058/https://semiwiki.com/semiconductor-manufacturers/intel/285192-can-tsmc-maintain-their-process-technology-lead/|deadlink=no}}</ref><ref>{{Cite web|lang=en-US|url=https://fuse.wikichip.org/news/6932/samsung-3nm-gaafet-enters-risk-production-discusses-next-gen-improvements/|title=Samsung 3nm GAAFET Enters Risk Production; Discusses Next-Gen Improvements|author=David Schor|website=WikiChip Fuse|date=2022-07-05|access-date=2022-11-15|archive-date=2022-12-12|archive-url=https://web.archive.org/web/20221212194525/https://fuse.wikichip.org/news/6932/samsung-3nm-gaafet-enters-risk-production-discusses-next-gen-improvements/|deadlink=no}}</ref>
|112,79
| colspan="2" |91,2–96,5<ref name=":6">{{Cite web|lang=en-US|url=https://semiwiki.com/semiconductor-manufacturers/samsung-foundry/8157-tsmc-and-samsung-5nm-comparison/|title=TSMC and Samsung 5nm Comparison|author=Scotten Jones|website=Semiwiki|access-date=2022-11-15|archive-date=2020-06-13|archive-url=https://web.archive.org/web/20200613154418/https://semiwiki.com/semiconductor-manufacturers/samsung-foundry/8157-tsmc-and-samsung-5nm-comparison/|deadlink=no}}</ref><ref>{{Cite web|lang=en-US|url=https://fuse.wikichip.org/news/7048/n3e-replaces-n3-comes-in-many-flavors/|title=N3E Replaces N3; Comes In Many Flavors|author=David Schor|website=WikiChip Fuse|date=2022-09-04|access-date=2022-11-15|archive-date=2022-09-10|archive-url=https://web.archive.org/web/20220910151841/https://fuse.wikichip.org/news/7048/n3e-replaces-n3-comes-in-many-flavors/|deadlink=no}}</ref>
|113,9<ref name=":6" />
|114,2<ref>{{Cite web|lang=en-US|url=https://fuse.wikichip.org/news/2261/tsmc-announces-6-nanometer-process/|title=TSMC Announces 6-Nanometer Process|author=David Schor|website=WikiChip Fuse|date=2019-04-16|access-date=2022-11-15|archive-date=2022-11-15|archive-url=https://web.archive.org/web/20221115172838/https://fuse.wikichip.org/news/2261/tsmc-announces-6-nanometer-process/|deadlink=no}}</ref>
|100,76–106,1
|{{Неизвестно}}
|{{Неизвестно}}
|{{Неизвестно}}
|-
|'''Размер одной ячейки SRAM'''
|0,0262 мкм2<ref name=":4" />
|{{Неизвестно}}
| colspan="2" |0,027 мкм2<ref name=":4" />
|{{Неизвестно}}
|{{Неизвестно}}
|{{Неизвестно}}
|{{Неизвестно}}
|{{Неизвестно}}
|{{Неизвестно}}
|-
|'''Шаг затвора транзистора'''
|54 нм
|{{Неизвестно}}
| colspan="2" |54 нм
|{{Неизвестно}}
|{{Неизвестно}}
|54 нм
|{{Неизвестно}}
|{{Неизвестно}}
|{{Неизвестно}}
|-
|'''Шаг ребра транзистора'''
|27 нм
|{{Неизвестно}}
| colspan="2" |—
|{{Неизвестно}}
|{{Неизвестно}}
|34 нм
|{{Неизвестно}}
|{{Неизвестно}}
|{{Неизвестно}}
|-
|'''Высота ребра транзистора'''
|Неизвестна
|{{Неизвестно}}
| colspan="2" |—
|{{Неизвестно}}
|{{Неизвестно}}
|53 нм
|{{Неизвестно}}
|{{Неизвестно}}
|{{Неизвестно}}
|-
|'''Минимальный шаг металлических проводников'''
|46 нм
|{{Неизвестно}}
| colspan="2" |40 нм
|<40 нм
|{{Неизвестно}}
|30 нм
|{{Неизвестно}}
|{{Неизвестно}}
|{{Неизвестно}}
|-
|'''Объём применения EUV'''
|На металле с шагом 36 нм;<ref name=":3" />
20 % от общего набора слоев
|{{Неизвестно}}
| colspan="2" |Нет, используется self-aligned quad patterning (SAQP)
|4 слоя
|5 слоёв
|Нет. Интенсивно задействован SAQP
|Нет
|Нет
|Да (после N+2)
|-
|'''Скорость, ограниченная EUV'''
|1500 пластин в день<ref name=":2" />
|{{Неизвестно}}
| colspan="2" |—
|~1000 пластин в день<ref>{{Cite web|url=http://www.tsmc.com/uploadfile/ir/quarterly/2018/1yZjH/E/TSMC%201Q18%20transcript.pdf|title=Wayback Machine|website=web.archive.org|date=2018-10-14|access-date=2022-11-15|archive-date=2018-10-14|archive-url=https://web.archive.org/web/20181014091359/http://www.tsmc.com/uploadfile/ir/quarterly/2018/1yZjH/E/TSMC%201Q18%20transcript.pdf|deadlink=unfit}}</ref>
|{{Неизвестно}}
|—
|{{Неизвестно}}
|{{Неизвестно}}
|{{Неизвестно}}
|-
|'''Мультипаттернинг (≥ 2 масок на слое)'''
|Ребра транзисторов, гейты, переходные отверстия (дабл-паттернинг)<ref name=":7">{{Статья|автор=W. C. Jeong et al.|заглавие=|год=2017|язык=en|издание=VLSI Technology}}</ref>,
металлический слой 1 (трипл-паттернинг)<ref name=":7" />,

металл с шагом 44 нм (квад-паттернинг)<ref name=":3" />
|{{Неизвестно}}
| colspan="2" |Ребра транзисторов, гейты, контакты/переходные отверстия (квад-паттернинг)<ref>{{Cite web|lang=en-US|url=https://semiwiki.com/semiconductor-manufacturers/tsmc/6676-top-10-updates-from-the-tsmc-technology-symposium-part-ii/|title=Top 10 Updates from the TSMC Technology Symposium, Part II|author=Tom Dillinger|website=Semiwiki|access-date=2022-11-15|archive-date=2022-11-15|archive-url=https://web.archive.org/web/20221115172833/https://semiwiki.com/semiconductor-manufacturers/tsmc/6676-top-10-updates-from-the-tsmc-technology-symposium-part-ii/|deadlink=no}}</ref>,
нижние 10 металлических слоёв
|Так же, как N7, с уменьшением на четырёх EUV-слоях
|Так же, как N7, с уменьшением на пяти EUV-слоях
|
|Мультипаттернинг DUV
|Мультипаттернинг DUV
|{{Неизвестно}}
|-
|'''Статус выпуска'''
|{{Да|}}2018: опытное производство,
2019: производство
|{{Да|}}2020: производство
|{{Да|}}2017: опытное производство,
2018: производство<ref name=":1" />
|{{Да|}}2019: производство
|{{Да}}2018: опытное производство<ref name=":1" />
2019: производство
|{{Да}}2020: опытное производство 2020:
производство
|{{Да}}2021: производство<ref name=":5" />
|{{Да|}}Апрель 2021: опытное производство, массовое производство неизвестно
|{{Да|}}Конец 2021: опытное производство, тайное производство с июля 2021 года<ref>{{Cite web|lang=en|url=https://www.tomshardware.com/news/china-chipmaker-smics-7nm-process-is-reportedly-copied-from-tsmc-tech|title=China's SMIC Shipping 7nm Chips, Reportedly Copied TSMC's Tech|author=Paul Alcorn last updated|website=Tom's Hardware|date=2022-07-21|access-date=2022-11-15}}</ref>
|{{Нет|}}Отложено из-за эмбарго США
|}

== Примечания ==
{{Примечания}}

== Ссылки ==
{{Навигация}}

{{ВС}}
[[Категория:Электронная промышленность]]
[[Категория:Технологии электроники]]
[[Категория:Микроэлектроника]]
{{Навигационная таблица/Портал/Русская Википедия}}
[[Категория:Русская Википедия]]
[[Категория:Википедия]]
[[Категория:Статья из Википедии]]
[[Категория:Статья из Русской Википедии]]

Русская Википедия:7 nm - История изменений